

TRM White Paper No. 7

Heat Spreading and Layout


Keywords: heat conduction, thermal circle, effective conductivity, modelling and orthotropic approximation.

1) Thermodynamics of a printed board is a complex issue: it comprises

- Heat spreading on inhomogeneous distributions of copper in layers,
- Vertical heat passage in vias and through dielectrics
- Concurrent heat transfer to ambient air.

Due to **heat spreading** (lateral conduction of heat inside the board) the hot spot of a component is enlarged, by this also its area exposed to ambient and thus the temperature drops. There are approximation formulae for the effective thermal resistance of a source by spreading [1-4], but they are only valid for homogeneous plates which got a given temperature (e.g. known cold plate temp) on the bottom side.

To make the intrinsic complexity more clear, we take the bilayer board MCP1630 [5] from the TRM User Manual and perform some experiments with *one* heat source ($P_{U4}=0.5\text{ W}$) in free convection ($h=11\text{ W/m}^2\text{K}$) and $T_{air}=20\text{ degC}$.



The parameters to be varied are number of layers, copper thickness and board thickness. The simulated footprint temperature in layer 1 is given in the following table.

$$R_{th}=(T_{\text{footprint}}-T_{\text{Luft}})/P.$$

#	No. layers	Cu thick (microns)	Board thick (mm)	T_{foot} (°C)	R_{th} (K/W)
1	2	35	1.53	125	210

Wärmespreizung und Layout


Keywords: Wärmeleitung, Pads, Wärmekreis, effektive Wärmeleitfähigkeit, Boardmodell mit orthotroper Näherung.

1) Die Thermodynamik einer Leiterplatte ist ein komplexes Problem: es beinhaltet

- Wärmespreizung auf inhomogener Verteilung von Kupfer in den Lagen,
- vertikalen Wärmedurchgang in Vias und Dielektrikum
- gleichzeitige Wärmeabgabe an die Umgebung.

Durch die **Wärmespreizung** (d.h. die Wärmeleitung in der Leiterplatte) wird der heiße Fleck eines Bauteils vergrößert, damit auch die Fläche zur Umgebung und demnach sinkt die Temperatur. Es gibt Näherungsformeln für den effektiven Wärmewiderstand der Wärmequelle durch Wärmespreizung [1-4], allerdings nur wenn die Platten homogen aufgebaut sind und auf einer Seite eine feste Temperatur (z.B. eine bekannte Kühlkörpertemperatur) angelegt wird.

Um die Komplexität zu veranschaulichen nehmen wir als Testbeispiel das Board MCP1630 [5] aus dem TRM Handbuch und führen Experimente mit *einer* Wärmequelle ($P_{U4}=0.5\text{ W}$) und freier Konvektion ($\alpha=11\text{ W/m}^2\text{K}$) in $T_{Luft}=20\text{ °C}$ durch.



Die variierten Parameter sind Lagenanzahl, Kupferdicke und Boarddicke. Die Footprinttemperatur in Lage 1 ist in der folgenden Tabelle angegeben.

$$R_{th}=(T_{\text{footprint}}-T_{\text{Luft}})/P.$$

#	Anz. Lagen	Cu Dicke (µm)	Board dicke (mm)	T_{foot} (°C)	R_{th} (K/W)
1	2	35	1.53	125	210

2	2	70	1.53	105	170
3	2	35	0.8	118	195
4	1	35	1.53	166	290
5	1	70	1.53	146	250
6	1	35	0.8	182	325

2	2	70	1.53	105	170
3	2	35	0.8	118	195
4	1	35	1.53	166	290
5	1	70	1.53	146	250
6	1	35	0.8	182	325

Analysis:

- Bilayers are cooler, because the bottom layer assists to smear out the hot spot (cf. White Paper #2 on current-heated traces)
- Thick copper layers favour the spreading of hot spots. However, this effect declines if the board has many heat sources, like LED arrays.
- In a bilayer a thin FR4 core has a lower thermal resistance between top and bottom so that R_{th} is dropping (run #1 vs. run #3).
- In a monolayer a thinner board has less space to push heat away so that the thermal resistance is rising (run #4 vs. run #6).

Ergebnis der Analyse:

- Zweilagige Leiterplatten sind kälter, weil die untere Lage den Heizfleck zusätzlich spreizt (s. auch White Paper 2 zur Strombelastung von Leiterbahnen).
- Dicke Kupferlagen begünstigen die Verschmierung von Hotspots. Allerdings lässt dieser Effekt rasch nach, wenn sich viele Wärmequellen auf dem Board befinden, z.B. bei LED arrays.
- Bei 2 Lagen verringert ein dünner FR4 Kern den Wärmewiderstand zwischen top und bottom und R_{th} sinkt (Lauf 1 im Vergleich zu 3)
- Bei 1 Lage hat ein dünneres Board weniger Raum zur Wärmespreizung und der Wärmewiderstand steigt (Lauf 6 im Vergleich zu Lauf 4).




Fig. 1: Simulated top and bottom layer thermographs of runs 1-3. All plots with same color bar from 20 to 125 degC.

From Figs. 1 it is not possible to conclude why run #2 is the coolest. This is because heat flux and temperature are pairs of distinct physical quantities. The figures show that the layout pattern is contributing to shape and extension of the heat spreading area.

2) As mentioned at the beginning there is no easy formula for heat spreading. Perhaps you read about a 'heat spreading angle' but we advise not to use it because there are no 'rays' in heat propagation. Better to talk about a 'heat spreading circle'. Its mathematical

Aus Fig.1 ist nicht einzusehen warum Lauf 2 der kälteste sein sollte. Das liegt daran, dass Wärmestrom und Temperatur zwei verschiedene physikalische Größen sind. Die Abbildungen zeigen auch, dass das Layout, bzw. die Kupferlandschaft zu Form und Ausdehnung der Wärmespreizung beiträgt.

2) Wie eingangs erwähnt gibt es keine passable Schätzung der Wärmespreizung. Manchmal stößt man auf den „Wärmespreizwinkel“, wir raten dringend davon ab damit irgendetwas abzuleiten. Was schon eher Sinn macht, ist das Konzept des „**Wärmekreises**“. Dahinter

foundation lies in the solution of the heat transfer equation with concurrent heat removal to air: there is a characteristic length scale. If we ignore the vertical variation (D being the thickness of the board) Fourier's equation can be formulated (more symbolically) as

$$-k \frac{\partial^2 T}{\partial x^2} dx dy D = \dot{q} dx dy - 2h(T - T_{Luft}) dx dy,$$

with q as the heat input per area and the $-h$ term to describe the cooling. On both sides of the equation we have Watts. The typical length scale for x we call δ . Having cancelled the differentials and omitted the inhomogeneous q term, we get $-k \frac{1}{\delta^2} D = -2h$. It follows that

$$\delta = \sqrt{(kD)/(2h)}. \quad (1)$$

Within this "half width radius" the temperature is falling from a (small) heat source down in an almost exponential curve. At distances between $3 \dots 5 \cdot \delta$ the ambient air temperature is reached.




Fig. 2: Avoid placing other hot components within the thermal circle.

It makes no sense trying to estimate component temperatures based on $\pi \delta^2$ because a real board never is a plate homogeneous in 3 spatial directions and we don't know the effective thermal conductivity. Here, only 3D simulations, e.g. with TRM, can help.

From Fig. 1 we could try to estimate the thermal circle and try to derive an estimate for the local effective conductivity of the board. The picture of run #1 gives $\delta \approx 9$ mm. We rearrange Eq. (1) to $k_{eff} = 2h\delta^2/D$ and with the figures from above the result is $k_{eff} \approx 1.1$ W/mK. The thermal image simulated with this value matches the layout simulation pretty well.

steckt, dass die Lösung der Wärmeleitungsgleichung bei gleichzeitiger Wärmeabgabe an die Luft eine charakteristische Länge hat. Wenn man die vertikale Variation vernachlässigt (D sei die Boarddicke), kann man die Fourier-Gleichung mehr symbolisch so formulieren

$$-\lambda \frac{\partial^2 T}{\partial x^2} dx dy D = \dot{q} dx dy - 2\alpha(T - T_{Luft}) dx dy,$$

wobei q die Verlustleistungsflächendichte der Heizung und der $-\alpha$ -Term die Kühlung der Luft beschreibt. Auf beiden Seiten stehen Watt. Die typische Längenskala für x nennen wir δ und erhalten nach Kürzen der Differentiale und Weglassen des inhomogenen q -Terms $-\lambda \frac{1}{\delta^2} D = -2\alpha$, woraus folgt

$$\delta = \sqrt{(\lambda D)/(2\alpha)}. \quad (1)$$

Über diesen „Halbwertsradius“ fällt die Temperatur von einer (sehr kleinen) Wärmequelle mehr oder weniger exponentiell ab. Ab einer Entfernung von $3 \dots 5 \cdot \delta$ ist dann T_{Luft} erreicht.




Fig. 2: Innerhalb des Wärmekreises sollten keine anderen heißen Bauteile platziert werden.

Es lohnt nicht Bauteiltemperaturen mit $\pi \delta^2$ abschätzen zu wollen, weil eine reale Leiterplatte nie in allen 3 Raumrichtungen eine homogene Platte ist und wir die effektive Leitfähigkeit nicht kennen. Hier helfen nur 3D Simulationen, z.B. mit TRM weiter.

Wir können versuchsweise aus Fig. 1 den Wärmekreis von Lauf 1 als $\delta \approx 9$ mm abschätzen und daraus eine effektive lokale Mischleitfähigkeit der Platte ableiten. Aus Gl (1) erhalten wir $\lambda_{eff} = 2\alpha\delta^2/D$ und mit den angegebenen Zahlenwerten eine effektive Leitfähigkeit der Platte von $\lambda_{eff} \approx 1.1$ W/mK. Das berechnete Thermobild für eine Platte mit diesem fiktiven Wärmeleitmaterial stimmt recht gut mit den Layout Simulationen überein.




Fig. 3: Run #1 with isotropic plate at $k_{\text{eff}}=1.1$ W/mK.

3) In the field of thermal **device simulations** typically the board model is simplified and calculated without layout features. The relative portion of copper in layers is then multiplied with the conductivity of copper, somehow. In the board from above, the layers contain

Top: 33% Cu , Bottom: 47% Cu.

- Obviously, a derived mean conductivity of a layer of $390 \cdot 0.4=150$ W/mK is too large.
- A volumetric partition with copper (390 W/mK) and FR4 (0.3 W/mK) for the whole board produces an *isotropic* mean of about

$$\frac{35 \cdot (0.33 \cdot 390 + 0.67 \cdot 0.3) + 1530 \cdot 0.3 + 35 \cdot (0.47 \cdot 390 + 0.53 \cdot 0.3)}{1600}$$

=7 W/mK, which is by a factor of 6 too large.

- In an *orthotropic* board model approach the average heat conductivity is composed of parallel and in-series thermal resistances of the layers, e.g.

$$k_{\perp} = \frac{D}{\sum_{i=1}^N \frac{d_i}{k_i}} = \frac{1600}{\frac{35}{0.33 \cdot 390} + \frac{1530}{0.3} + \frac{35}{0.47 \cdot 390}} \approx 0.3 \text{ W/mK}$$

$$k_{\parallel} = \frac{\sum_{i=1}^N k_i d_i}{D} = \frac{0.33 \cdot 390 \cdot 35 + 0.3 \cdot 1530 + 0.47 \cdot 390 \cdot 35}{1600} \approx 7 \text{ W/mK}$$

The simulated result (TRM) with these values is between 50 deg C (coarse vertical grid) and 100 deg C (fine vertical grid), depending on the number of grid lines in z direction.

Too much of uncertainties.




Fig. 3: Lauf 1 mit einer homogenen Platte mit $\lambda_{\text{eff}} \approx 1.1$ W/mK.

3) Im Bereich der thermischen **Gerätesimulation** ist es üblich das Leiterplattenmodell zu vereinfachen und ohne Layout zu rechnen. Der relative Anteil des Kupfers in den Lagen wird irgendwie an die Leitfähigkeit von Cu multipliziert. In unserem Beispiel enthalten die Lagen

Top: 33% Cu , Bottom: 47% Cu.

- Es ist offensichtlich, dass die direkt daraus abgeleitete Wärmeleitfähigkeit einer Lage $\approx 390 \cdot 0.4 = 150$ W/mK viel zu groß ist.
- Wenn man eine Volumenaufteilung mit Cu (390 W/mK) und FR4 (0.3 W/mK) für das ganze Board macht, ist der *isotrope* Mischwert

$$\frac{35 \cdot (0.33 \cdot 390 + 0.67 \cdot 0.3) + 1530 \cdot 0.3 + 35 \cdot (0.47 \cdot 390 + 0.53 \cdot 0.3)}{1600}$$

=7 W/mK, also mit Sicherheit um einen Faktor 6 zu groß.

- Bei *orthotrop* leitenden Leiterplattenmodellen wird die Wärmeleitfähigkeit aus parallel und hintereinander geschalteten thermischen Widerstände der Lagen zusammengesetzt. Z.B.

$$\lambda_{\perp} = \frac{D}{\sum_{i=1}^N \frac{d_i}{\lambda_i}} = \frac{1600}{\frac{35}{0.33 \cdot 390} + \frac{1530}{0.3} + \frac{35}{0.47 \cdot 390}} \approx 0.3 \text{ W/mK}$$

$$\lambda_{\parallel} = \frac{\sum_{i=1}^N \lambda_i d_i}{D} = \frac{0.33 \cdot 390 \cdot 35 + 0.3 \cdot 1530 + 0.47 \cdot 390 \cdot 35}{1600} \approx 7 \text{ W/mK}$$

Das Simulationsergebnis (TRM) mit diesen beiden Werten liegt zwischen 50 °C (grobes Gitter) und 100 °C (feines Gitter) (statt 125 °C), je nachdem wie fein das vertikale Gitter gewählt wird.

Das sind eigentlich *zu viele* Unsicherheiten.

[1] Simons, R.E.: „Simple formulas for estimating thermal spreading resistance“, Electronics Cooling Magazine, May (2004)

[2] Lasance, C.J.M.: „Heat Spreading: Not a trivial Problem“. Electronics Cooling Magazine, May (2008)

[3] Lee, S., Song, S., Au, V.: "Closed-Form Equation for with Variable Thermal Constriction/Spreading Resistance Boundary Condition" IEPS Conference, 111-121(1994)

[4] Lee, S., Song, S., Au, V., Moran, K.P.: "Constriction/Spreading Resistance Model for Electronic Packaging", Proceedings of ASME/JSME Engineering Conference, Vol. 4, 199-206 (1995)

[5] http://www.microchip.com/stellent/idcplg?IdcService=SS_GET_PAGE&nodeId=1406&dDocName=en024090 or enter MCP1630 Low Cost Li-Ion Battery Charger Ref. Des. into a search engine.